課程信息

28,556 次近期查看
可靈活調整截止日期
根據您的日程表重置截止日期。
可分享的證書
完成後獲得證書
100% 在線
立即開始,按照自己的計劃學習。
第 2 門課程(共 4 門)
中級
完成時間大約為36 小時
英語(English)

您將獲得的技能

  • Writing Code in Verilog
  • Simulating FPGA Designs
  • Designing FPGA Logic
  • Designing Test Benches
  • Writing code in VHDL
可靈活調整截止日期
根據您的日程表重置截止日期。
可分享的證書
完成後獲得證書
100% 在線
立即開始,按照自己的計劃學習。
第 2 門課程(共 4 門)
中級
完成時間大約為36 小時
英語(English)

提供方

Placeholder

科罗拉多大学波德分校

立即開始攻讀碩士學位

此 課程 隸屬於 科罗拉多大学波德分校 提供的 100% 在線 Master of Science in Electrical Engineering。 如果您被錄取參加全部課程,您的課程將計入您的學位學習進程。

授課大綱 - 您將從這門課程中學到什麼

內容評分Thumbs Up84%(1,226 個評分)Info
1

1

完成時間為 8 小時

Basics of VHDL

完成時間為 8 小時
10 個視頻 (總計 48 分鐘), 3 個閱讀材料, 6 個測驗
2

2

完成時間為 12 小時

VHDL Logic Design Techniques

完成時間為 12 小時
10 個視頻 (總計 52 分鐘), 2 個閱讀材料, 6 個測驗
3

3

完成時間為 7 小時

Basics of Verilog

完成時間為 7 小時
9 個視頻 (總計 92 分鐘), 2 個閱讀材料, 6 個測驗
4

4

完成時間為 10 小時

Verilog and System Verilog Design Techniques

完成時間為 10 小時
10 個視頻 (總計 48 分鐘), 2 個閱讀材料, 6 個測驗

審閱

來自HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN的熱門評論

查看所有評論

關於 FPGA Design for Embedded Systems 專項課程

FPGA Design for Embedded Systems

常見問題

還有其他問題嗎?請訪問 學生幫助中心