Los circuitos digitales más complejos como memorias y procesadores, que contienen millones de transistores gracias a su reducido tamaño, pueden ser divididos en circuitos más simples ya conocidos para facilitar su diseño e implementación. Lo mismo podemos realizar utilizando Verilog para diseñar circuitos digitales complejos que realizan muchas funciones o cuentan con un gran número de entradas y salidas.
提供方
Electrónica Digital Bit a Bit: Diseñando en Verilog para FPGA
智利天主教大学課程信息
3,433 次近期查看
可靈活調整截止日期
根據您的日程表重置截止日期。
可分享的證書
完成後獲得證書
100% 在線
立即開始，按照自己的計劃學習。
完成時間大約為12 小時
西班牙語（Spanish）
字幕：西班牙語（Spanish）
您將學到的內容有
Crear circuitos digitales utilizando Verilog.
Crear circuitos digitales implementando una FPGA.
可靈活調整截止日期
根據您的日程表重置截止日期。
可分享的證書
完成後獲得證書
100% 在線
立即開始，按照自己的計劃學習。
完成時間大約為12 小時
西班牙語（Spanish）
字幕：西班牙語（Spanish）
提供方
智利天主教大学
La Pontificia Universidad Católica de Chile fue fundada el 21 de junio de 1888 por iniciativa del Arzobispo de Santiago, Monseñor Mariano Casanova, con el objetivo de ser una institución que integrara la excelencia académica y una formación inspirada en la doctrina cristiana. Su creación se inserta en las circunstancias históricas universales y locales que afectaron a la Iglesia Católica, instándola a formar profesionales poseedores de un auténtico sentido cristiano de la vida, que sirviera como fermento renovador para las nuevas generaciones.
授課大綱 - 您將從這門課程中學到什麼
完成時間為 2 小時
Bloques de circuitos combinacionales
Las láminas y figuras presentadas en este módulo han sido elaboradas basándose en el libro "Fundamentals of Digital Logic with Verilog Design" de los autores Stephen Brown y Zvonko Vranesic.
完成時間為 2 小時
10 個視頻 （總計 74 分鐘）, 1 個閱讀材料, 3 個測驗
完成時間為 3 小時
Flip-flops, registros y contadores
Las láminas y figuras presentadas en este módulo han sido elaboradas basándose en el libro "Fundamentals of Digital Logic with Verilog Design" de los autores Stephen Brown y Zvonko Vranesic.
完成時間為 3 小時
12 個視頻 （總計 111 分鐘）, 1 個閱讀材料, 2 個測驗
完成時間為 3 小時
Circuitos secuenciales síncronos
Las láminas y figuras presentadas en este módulo han sido elaboradas basándose en el libro "Fundamentals of Digital Logic with Verilog Design" de los autores Stephen Brown y Zvonko Vranesic.
完成時間為 3 小時
15 個視頻 （總計 120 分鐘）, 1 個閱讀材料, 3 個測驗
完成時間為 2 小時
Circuitos secuenciales asíncronos
Las láminas y figuras presentadas en este módulo han sido elaboradas basándose en el libro "Fundamentals of Digital Logic with Verilog Design" de los autores Stephen Brown y Zvonko Vranesic.
完成時間為 2 小時
7 個視頻 （總計 91 分鐘）, 1 個閱讀材料, 2 個測驗
常見問題
我什么时候能够访问课程视频和作业？
我购买证书后会得到什么？
有助学金吗？
還有其他問題嗎？請訪問 學生幫助中心。
